納秒級時間間隔測量方案
發布時間：2022-09-02 瀏覽：14563眾所周知，電信號通過任何電路都會造成時間上的延遲，只是延遲大小的區別。在芯片特性的考核中，信號傳輸延遲有時是大家最為關注的一點。比如比較器、驅動器、電平轉換器件等，往往我們需要這些器件的傳輸延遲越小越好，我們的IC設計師門也在努力地苛刻地“摳”減著延遲時間。比如坤元微的單通道電平轉換器TS8111,大部分工作條件下的延遲時間10ns以內，同時數納秒的延遲時間對自動化測量系統發起新的挑戰。
當兩個脈沖的上升沿或下降沿的時間差越小，測量該時間差所需要的時鐘頻率就越高，對測試系統的性能要求也越高。比如測量1ns的時間差時，時鐘頻率至少需要提高到1GHz,一般的測試系統無法勝任。
既然電信號通過任何電路都會造成時間上的延遲，聰明的IC設計師們根據這一點反其道而行之，利用該固有延遲測量未知的延遲。Acam公司的高精度時間測量芯片TDC-GPx系列利用信號通過邏輯門電路的絕對傳輸時間提出了一種新的時間間隔測量方法，測量方法如圖1所示。START和STOP是兩個待測信號，它們之間的時間間隔由非門的個數決定，而每個非門的傳輸時間是固定的，由集成電路工藝精確地確定。
圖1 TDC-GPx測量原理
以TDC-GP22為例，該TDC芯片有兩種測量范圍，其中測量范圍1：
測量范圍：3.5ns to 2.4us
2個stop通道+1個start通道，典型分辨率為90ps
1個stop通道+1個start通道，典型分辨率為45ps
可選擇每個通道的上升沿/下降沿觸發
可以測量任意兩個脈沖之間的時間間隔
測量范圍2：
測量范圍：700ns to 4ms@4MHz
1個stop通道+1個start通道，典型分辨率為22ps/45ps/90ps
現采用測量范圍1中的2個stop通道結合1個start通道的測量方式，實現電平轉換器TS8111的傳輸延遲的測量。TS8111作為兩個系統之間電平轉換的橋梁，典型應用如圖2所示。通常我們僅需要實現兩個系統之間電平的轉換，不希望有延遲的存在，所以電平轉換器件的傳輸延遲越小越好。
圖2 TS8111典型應用
TS8111的傳輸延遲的測量電路如圖3所示，傳輸延遲的定義如圖4中tPLH和tPHL所示。因為傳輸延遲過小，圖3只能用于高帶寬的示波器測量方案中。
圖3 TS8111傳輸延遲測量電路
圖4 Propagation Delay Time
采用TDC的測量方案如圖5所示，測試機配合單片機MCU實現傳輸延遲自動化的測量。因為VCCA和VCCB在1V~3.6V間可變，而TDC芯片和MCU的電壓是3.3V，所以DUT與TDC之間加了比較器和電平轉換器。對于只需要測量3.3V左右一種電壓下的時間參數的情況，DUT和TDC可以直連。
MCU用于控制TDC芯片，計算時間參數的結果，以及和測試機通訊。測試機的CBIT1用于通知MCU是否開始測量；Pulse_Test由MCU在開始測量后發送一個起始脈沖信號，作為DUT的輸入信號；Level_Shift的作用是電平轉換和提供快邊沿的信號；t_OUT用于MCU將計算結果發送給測試機。
圖5 TS8111基于TDC的傳輸延遲測量電路
DUT的輸入和輸出信號各經過一路相同的路徑到TDC芯片，作為TDC的兩路STOP信號，而TDC的START信號由MCU在發送Pulse_Test之前發送。TDC的測量原理如圖6所示。STOP1和STOP2信號的時間間隔t2-t1是通過對“t0到t2的時間長度”和“t0到t1的時間長度”做差求出的，如公式1所示：
t2-t1 = (t2-t0) – (t1-t0) 式1
圖6 TDC測量機制
TDC實際測量的波形如圖7所示，ch1:START ch2:STOP1 ch3:STOP2，測量tPHL時，捕獲START的下降沿和STOP1 STOP2的下降沿；測量tPLH時，捕獲START的上升沿和STOP1 STOP2的上升沿；需要滿足待測START邊沿距離待測STOP邊沿的時間大于3.5ns，同時小于2.4us；同時待測邊沿的邊沿時間要盡量短；
圖7 TDC實際測量波形
TDC芯片自動測量的結果正是t2-t1的值，而t2-t1正是DUT的傳輸延遲，這樣就實現了高精度時間間隔的自動化測量。
將TDC測量的值和示波器測量值比對驗證，數據基本吻合。TDC測量的結果經過多次求平均可進一步提高數據穩定性，即使如此依舊縮短了測量時間，提高了測試效率。